アルテラのStratix III FPGA、 533MHzのDDR3メモリ・インタフェース性能を達成

ニュースセンター

アルテラのStratix III FPGA、 533MHzのDDR3メモリ・インタフェース性能を達成

2007/12/18日本アルテラロジック/PLD

● プログラマブル・ロジック・デバイスの中で、最高のメモリ帯域幅を提供

アルテラ・コーポレーション（本社：米国カリフォルニア州サンノゼ、社長兼 CEO：ジョン・デイナ、日本法人：東京都新宿区西新宿、代表取締役社長：日隈寛和、NASDAQ：ALTR）は12月12日、Stratix® III FPGA の DDR3 メモリ・インタフェースの速度が 1067Mbps 以上に達し、競合する FPGA ソリューションに比べて 33％高速なメモリ性能を実現したことを発表しました。

この高いメモリ帯域幅は、従来は実現不可能であった、あるいは 2 倍のメモリ・バンク数を必要としていた新たな通信、コンピューティングおよび画像処理アプリケーションを実現可能にします。アルテラの Stratix III FPGA ファミリは、システム性能を最大限に高めるための高性能を必要とするリード／ライト・レベリング機能を含む、JESD79-3 JEDEC DDR3 SDRAM に完全準拠した業界唯一の FPGA です。

Stratix III FPGA は、高速メモリ・インタフェースの提供のみならず、競合するソリューションに比べて 29％低い消費電力と 25％高速な性能を提供し、最小限の消費電力を求められる高性能アプリケーションに最適なデバイス・ファミリです。

DDR3 メモリの利点を生かすよう設計されたアルテラの Stratix III ファミリは、リード／ライト・レベリング機能、DQ デスキューのための I/O 遅延、ダイナミック・オンチップ・ターミネーションなど、様々な電圧と温度に対応するためのリコンフィギュレーションが可能なフェーズ・ロック・ループ（PLL）を提供する業界唯一の FPGA です。また、アルテラの Quartus® II ソフトウェア・バージョン 7.2 には、様々なメモリ・サプライヤから提供されている DIMM に自動的に適応し、高性能メモリ・インタフェースのデザインを大幅に簡素化する、DDR3 PHY ウィザードとコントローラ IP が含まれます。

アルテラのハイエンド FPGA プロダクト・マーケティング担当シニア・ディレクタのデビッド・グリーンフィールド（David Greenfield）は、「DDR3 メモリが提供する性能、コスト、集積度、および低消費電力などの利点は、Stratix III FPGA の最高性能と最小消費電力と共に、広範な通信、信号処理、高性能コンピューティング、および画像処理アプリケーションには不可欠なものです。」と述べています。

出荷時期

533MHｚの DDR3 メモリ帯域幅を提供しているアルテラの Stratix III FPGA は、現在出荷中です。 Stratix III FPGA の詳細情報、および FPGA へのDDR3 SDRAM の接続方法の詳細は、アルテラの Web サイトに掲載しています。（詳細情報：　www.altera.com/stratix3　日本語：www.altera.co.jp/stratix3
FPGA への DDR3 SDRAM の接続方法：　www.altera.com/education/webcasts/all/wc-2007-ddr3.html　）

アルテラ・コーポレーションについて

アルテラのプログラマブル・ソリューションは、顧客企業に迅速かつコスト効率に優れた技術革新、他社製品との差異化をもたらし、顧客最終製品の市場におけるシェア拡大を実現します。アルテラに関する詳細情報は、同社Webサイト（ www.altera.com　日本語： www.altera.co.jp ）に掲載しています。

###

Altera、The Programmable Solutions Company、アルテラのロゴ、弊社特定デバイスの定義、およびその他の商標ならびにサービス・マークを意味する語彙は、特記されていない限り、すべてアルテラ・コーポレーションの米国及びその他の国における登録商標、商標またはサービス・マークです。その他記載されている製品名あるいはサービス名は各所有企業に帰属します。

プレスコンタクト：

マーケティング　堀内　伸郎
日本アルテラ株式会社
03-3340-9480
jpnewsrm@altera.com

企業HP:
http://www.altera.co.jp/