● 「JNEyeリンク解析ツール」により、トランシーバ・リンクのチャネル特性の迅速なシミュレーションおよび確認が可能に

 

2014年1月28日

 

アルテラは本日、「JNEyeリンク分析ツール」をリリースし、同社の検証およびボード・レベル・デザイン・ツール群を補完したことを発表しました。

JNEyeにより、アルテラのFPGAおよびSoCにおける高速シリアル・リンク性能を迅速にかつ容易に評価することが可能になります。

このツールは、タイム・ドメイン波形ベース・シミュレータの精度と統計リンク・シミュレータの迅速性を兼ね備えており、新しいハイブリッド・ビヘイビア・シミュレーションのパラダイムを形成します。

JNEyeツールは、アルテラのGeneration 10製品ポートフォリオをサポートするために最適化されており、FPGAやSoCのアルテラの次世代トランシーバのリンク性能を評価するためのプラットフォームをユーザーに提供します。

プレスリリース全文は、こちらのURLからご覧いただけます。
http://www.altera.co.jp/corporate/news_room/releases/2014/products/nr-jneye.html

 

 

 

Visit Chip1Stop Chinese site
Visit Chip1Stop Korean site
Visit Chip1Stop English site
Visit Chip1Stop German site

企業HP:
http://www.altera.co.jp/

アルテラのニュースリリース

• インテル® FPGA テクノロジー・デイのご案内

  2017/10/02アルテラ  企業/市場動向

• アルテラ、Stratix 10 FPGA & SoC 向けデュアル・モード 56Gbps PAM-4 および 30Gbps NRZ トランシーバ・テクノロジを発表

  2016/03/24アルテラ  ロジック/PLD

• 業界初の 5G Algorithm Innovation Competition、5G 開発の加速を推進　

  2016/01/27アルテラ  ネットワーク/通信

• アルテラ、業界をリードする電力密度、性能、信頼性を提供する PowerSoC DC-DC 降圧コンバータを発表　

  2016/01/26アルテラ  電源/パワー

• アルテラ、新しい機能安全データパッケージを発表　

  2015/11/24アルテラ  プロセッサ/メモリ

関連ニュースリリース

• TI 、エンジニアがコンセプトからプロトタイプ制作への移行を分単位でできるよう支援する、新しいプログラマブル ロジック製品ラインアップを発表

  2024/10/23  Texas Instruments  ロジック/PLD

• 東芝： 機器の小型化に貢献する100V耐圧NチャネルパワーMOSFETの発売について

  2023/06/30  Toshiba  ロジック/PLD

• コミュテーション・エンコーダーが9mm～15.875mmのBLDCモーター・シャフトをサポート

  2020/03/05  Same Sky (formerly CUI Devices)  ロジック/PLD

• 低電力でノイズに強いシステム設計を可能にする新型ロジック・ファミリ

  2019/12/13  Texas Instruments  ロジック/PLD

• インテル、® Stratix® 10 GX 10M FPGA を発表　1,020 万ロジックエレメントを備えた世界最大容量の FPGA、主な対象市場は ASIC エミュレーションおよびプロトタイピング

  2019/11/28  インテル  ロジック/PLD